Établissement
INP - ENSEEIHT
Description
1. Introduction
-
Présentation des enjeux du test et de la simulation de fautes.
-
Importance de la sûreté de fonctionnement dans les circuits intégrés modernes.
2. Notions de base
-
Mécanismes destructeurs : usure, vieillissement, défaillances physiques.
-
Techniques de protection : redondance, durcissement des circuits.
-
Sûreté de fonctionnement : fiabilité, disponibilité, maintenabilité.
3. Test des circuits logiques
-
Fautes et modèles : fautes classiques (stuck-at, transition, retard…), modèles de fautes.
-
Génération du test : ATPG (Automatic Test Pattern Generation), couverture de fautes.
-
Circuits séquentiels : test des registres et automates.
-
Test des mémoires : défaillances spécifiques, algorithmes de test mémoire (March, BIST).
4. Conception en vue du test (DFT – Design for Testability)
-
Principe : améliorer la testabilité dès la conception du circuit.
-
Techniques génériques : scan chains, testabilité structurée.
-
Test semi-intégré (BIT – Built-In Test) : principes et applications.
-
Test intégré (BIST – Built-In Self-Test) : architectures et implémentation.
5. Test des circuits analogiques, mixtes et RF
-
Spécificité : différences avec le test des circuits numériques.
-
Méthodes de test : test paramétrique, test fonctionnel.
-
DFT pour circuits analogiques et RF : stratégies et défis.